快捷搜索:  as

FPGA面积换速度的实例讲解

FPGA中,假如要将一个采样率为480MHz,中几回再三率为302.5MHz的旌旗灯号变频到零中频的基带旌旗灯号,要怎么做呢?

首先,480MHz的采样频率,对一其中几回再三率为302.5MHz的旌旗灯号采样,只能是带通采样,采样后旌旗灯号实际频率为177.5MHz,那么要在FPGA顶用DDS孕育发生一个频率为177.5MHz的载波旌旗灯号,时钟频率至少如果177.5MHz的两倍也便是355MHz,时钟事情频率太高,很轻易后面呈现时序问题,这个时刻可以考试测验应用面积换速率的思惟,将时钟事情频率低落下来,我们抉择让时钟事情在120MHz,这样对照稳妥。

假如时钟事情在120MHz,那么最开始480MHz的采样率的旌旗灯号就要进行串并转换分为4路,每路采样率为120MHz,120MHz的采样率采样一个177.5MHz的中频旌旗灯号,那么旌旗灯号频率着实已经变为57.5MHz。以是此时分手对4路57.5MHz的旌旗灯号做下变频,但要留意DDS孕育发生旌旗灯号的初始相位。

原先480MHz的采样率时采样的旌旗灯号为点为1、2、3、4、5、6、7、8,那么现在对应每一起便是1、5;2、6;3、7;4、8,则DDS孕育发生的4路57.5MHz的旌旗灯号也要对应。下面详细讲如何使用FPGA的DDS孕育发生4路对应的载波旌旗灯号。

那么如何才能使用120MHz的时钟频率孕育发生一个频率177.5MHz的载波旌旗灯号呢,120MHz的采样率孕育发生177.5MHz的旌旗灯号,那么旌旗灯号频率着实已经变为57.5MHz,4路载波要与前面的旌旗灯号对应相乘的,那么旌旗灯号之间的初始相位该当相差若干呢?该当就按480MHz的采样率,孕育发生一个177.5MHz的旌旗灯号来谋略,那么每相邻两个点之间的相位差为:(177.5/480)*2*pi,则在设置FPGA里面的DDS时刻,第一起旌旗灯号初始相位为0,第二路为(177.5/480)*2*pi,第三路为(177.5/480)*2*pi*2,第四路为(177.5/480)*2*pi*3-2*pi。

然后将上面的4路DDS载波与前面的4路旌旗灯号分手相乘,然后再使用多项滤波对这4路旌旗灯号进行4倍抽取,若何使用多项滤波器进行4倍抽取可以参考我之前的文章。这样就完成了旌旗灯号预处置惩罚中的下变频和下采样,这也是在FPGA中要完成的最常见的旌旗灯号处置惩罚功能,在这里因为旌旗灯号采样率过高,不得不采纳面积换速率的处置惩罚措施来完成此功能。

您可能还会对下面的文章感兴趣: